IC Grundbausteine - Parallel EEPROM

Parallel EEPROM (Bsp. AT28C256)

5 V Logic e Electrically Erasable and Programmable Read‑Only Memory (EEPROM). nonvolatile Its 256‑Kb memory is organized as 32,768 words by 8 bits The device contains a 64‑byte page register to allow for writing up to 64 bytes simultaneously The end of a write cycle can be detected by DATA Polling of I/O7. Once the end of a write cycle has been detected, a new access for a read or write can begin.

Pinbelegung

Pin	Funktion
VCC	Versorgungsspannung +5V
GND	Minus -
A0-A3	4-bit BCD Eingänge der ersten Zahl (A0=LSB)
B0-B3	4-bit BCD Eingänge der zweiten Zahl (B0=LSB)
(A < B) OUT	Ausgang HIGH wenn Bedingung erfüllt ist. Sonst LOW.
(A > B) OUT	Ausgang HIGH wenn Bedingung erfüllt ist. Sonst LOW.
(A = B) OUT	Ausgang HIGH wenn Bedingung erfüllt ist. Sonst LOW.
(A < B) IN	Werden mehrere ICs kaskadiert wird hier der Ausgang (A < B) OUT des minderwertigeren ICs angeschlossen. Beim ersten (minderwertigsten) IC wird dieser Eingang mit LOW verbunden.
(A > B) IN	Werden mehrere ICs kaskadiert wird hier der Ausgang (A > B) OUT des minderwertigeren ICs angeschlossen. Beim ersten (minderwertigsten) IC wird dieser Eingang mit LOW verbunden.
(A = B) IN	Werden mehrere ICs kaskadiert wird hier der Ausgang (A = B) OUT des minderwertigeren ICs angeschlossen. Beim ersten (minderwertigsten) IC wird dieser Eingang mit HIGH verbunden.

Funktionsweise

Die Funktionsweise eines Comparators ist hier einfach nachvollziehbar als 1-bit Variante dargestellt. In der Wahrheitstabelle sind für alle möglichen Eingangssignale die entsprechenden Ausgangssignale dargestellt.

Der Ausgang "A > B" soll nur in einem Fall HIGH werden. Wenn A UND B anliegt. Dies kann mit einem UND-Gate einfach realisiert werden. Ähnlich einfach ist es beim Ausgang "A < B".

Der Ausgang "A = B" soll in zwei Fällen angesteuert werden. Wenn beide Eingänge 0 sind oder wenn an beiden Eingängen eine 1 anliegt. Zusammengefasst also bei
A × B + A × B. Dies kann durch zwei UND- und einem ODER-Gatter realisiert werden. Oder mit weniger Bauteilen mit einem XOR-Gate mit negiertem Ausgang.

IC Ansteuerung

Um zwei 8-bit Zahlen miteinander zu vergleichen werden zwei 74HC85 ICs verwendet. Der linke IC ist der Least Significant IC mit den BCD Anschlüssen B⁰ - B³ an den Eingängen A0-A3 bzw. B0-B3. Der rechte IC ist der Most Significant IC mit den Anschlüssen B⁴ - B⁷.

Um die ICs miteinander zu verbinden sind die drei Ausgänge mit den Vergleichsergebnissen des ersten ICs mit den entsprechenden drei Eingängen des zweiten ICs verbunden (gelbe Leitungen).

An den drei Vergleichsausgängen jedes ICs sind LEDs angeschlossen. Da die beiden ICs kaskadiert sind ist für den Gesamtvergleich der beiden Zahlen A und B nur der letzte, hier rechte IC, relevant.