4-Bit Binary Counter / Timer (Bsp. 74HC93)
Counter sind ICs die bei jedem Clock-Signal eine Stelle höher bzw. weiter zählen. Das Zählen und auch die Ausgabe des Zählerstandes erfolgt binär. Der IC 74HC93 besteht aus insgesamt 4 Flipflops mit 4 binären Ausgängen Q0-Q3. Das erste Flipflop (1-bit, Clock-Eingang CP0) ist von den übrigen dreien (3-bit, Clock-Eingang CP1) unabhängig.
Will man alle Flipflops (zusammen 4-bit) verwenden muss der Ausgang des ersten FlipFlops (Q0) mit dem Clock-Eingang der anderen FlipFlops (CP1) verbunden werden.
MR1 und MR2 dienen zum zurücksetzen des Zählerstandes.
Pinbelegung
| Pin | Funktion |
|---|---|
| VCC | Versorgungsspannung +5V |
| GND | Minus - |
| MR1 und MR2 | Zählerstand wird gelöscht wenn beide auf HIGH liegen |
| CP0 | Clock- Eingang des ersten Flipflops |
| CP1 | Clock- Eingang des dreier FlipFlop Blockes |
| Q0 | Ausgang des ersten FlipFlops |
| Q1-Q3 | Ausgänge des dreier FlipFlops |
| NC | Not Connected |
Funktionsweise
Ein 4-bit Binary Counter besteht aus 4 Toggle FlipFlops. Die hier dargestellten T-FF ändern bei jeder negativen Taktflanke (daher der invertierte T-Eingang) den Ausgang Q (0→1→0→1 usw.) Die genaue Funktionsweise der T-FlipFlops und der innere Aufbau kann hier nachgelesen werden.
Der Ausgang für das Bit 0 (b0) ist am Ausgang Q des ersten FF angeschlossen. Bei jeder negativen Flanke von CLK ändert dieser seinen Zustand (siehe Ablaufdiagramm). Es werden zwei Clock-Pulse (mit zwei negativen Taktflanken) benötigt um b0 zunächst ein- (HIGH) und wieder auszuschalten (LOW). Die Taktfrequenz von b0 ist dadurch nur noch die Hälfte des Clock-Signals.
Da b0 das Clock-Signal des zweiten FlipFlops ist wird dieses zum Ausgang b1 wider halbiert usw.
Nach jedem CLK Puls ergeben sich so nacheinander die im Diagramm gelb eingetragenen Pegel. Das Muster dahinter ist eine 4-bit Binärzahl welcher dezimal den Werten 0-15 entspricht und sich ständig wiederholt.
IC Ansteuerung
Der rechte IC dient zum ansteuern der 7-Segmentanzeige und zum decodieren der binären vorliegenden Daten. Die
Ausgänge Q0-Q4 des linken Counter ICs werden zur einfacheren Visualisierung dort angeschlossen. Die Funktion des
7-Segment-Decoders kann hier nachgelesen werden.
Der Clock-Impuls wird als 5V Rechtecksignal mit Hilfe eines Funktionsgenerators in den linken Counter ICs am Eingang CP0 eingespeist. Die Frequenz beträgt nur ein Herz. Damit kann man den Ablauf und das Zählen gut nachvollziehen.
Einen einfachen Taster kann bei diesen Schaltungsaufbau nicht als Clock-Signal verwendet werden. Ohne eine zusätzliche Entprellung würden je Tastendruck sonst teils mehrere Impulse gezählt werden.
Die diagonal über dem IC liegende Leitung ist für die externe Verbindung der beiden FlipFlop Blöcke (Q0 an CPP1). Zusammen kann mit 4 Bit von Dezimal 0 bis 15 gezählt werden. Mindestens eine Resetleitung (hier MR1) darf nicht mit HIGH verbunden werden. Sonst würde der Zählerstand immer auf 0 gesetzt sein.
Die 4 LEDs sind an den Ausgängen D3-D0 angeschlossen. Im Bild leuchten die LEDs an Bit0, Bit1 und Bit2. Das ergibt die Zahl 7. Ein Clock-Signal weiter gezählt würde nur das Bit3 (=8) ganz links leuchten.